DESIGN METHODOLOGY FOR A VOLTAGE-CONTROLLED OSCILLATOR (VCO) IN A 28 NM CMOS NODE

Fernández Martínez, Daniel José

DESIGN METHODOLOGY FOR A VOLTAGE-CONTROLLED OSCILLATOR (VCO) IN A 28 NM CMOS NODE

dc.contributor.advisor	Ardila Ochoa, Javier Ferney
dc.contributor.author	Fernández Martínez, Daniel José
dc.contributor.evaluator	Herrera Celis, Jose Luis
dc.contributor.evaluator	Dovale Vargas, Luisa Fernanda
dc.date.accessioned	2024-11-15T15:21:27Z
dc.date.available	2024-11-15T15:21:27Z
dc.date.created	2024-11-13
dc.date.embargoEnd	2025-11-13
dc.date.issued	2024-11-13
dc.description.abstract	El grupo de investigacion Onchip est ´ a motivado para explorar sistemas de enlaces de alta velocidad. ´ Estos sistemas requieren la implementacion circuital de transmisores y receptores, los cuales utilizan ´ circuitos como el Phase-Locked Loop (PLL) o el Clock and Data Recovery (CDR) para serializar y deserializar los datos, ya que estos se encargan de generar y recuperar la senal de reloj mediante un ˜ Voltage-Controlled Oscillator (VCO). Este proyecto plantea una metodolog´ıa de diseno para un VCO en 28 nm, la cual se pone a prueba ˜ con el diseno de un ejemplar para una aplicaci ˜ on de comunicaciones ´ opticas dentro de un CDR. Esta ´ metodolog´ıa se compone principalmente de un diagrama de flujo cuyo objetivo es ajustar de manera optima el punto de operaci ´ on del VCO para, de esta forma, conseguir un buen desempe ´ no en todas y ˜ cada una de las especificaciones. Luego del proceso de diseno, se realiza una comparaci ˜ on con otros ´ disenos publicados en el estado del arte. ˜ Esta metodolog´ıa simplifica el trabajo del disenador y tambi ˜ en podr ´ ´ıa ser automatizada mediante un algoritmo. Al ingresar las especificaciones del diseno, el algoritmo realizar ˜ ´ıa el proceso y generar´ıa un diseno final de forma autom ˜ atica.
dc.description.abstractenglish	The Onchip research group is motivated to explore high-speed link systems. These systems require the circuit implementation of transmitters and receivers, which utilize circuits such as the Phase-Locked Loop (PLL) or the Clock and Data Recovery (CDR) to serialize and deserialize data, as they are responsible for generating and recovering the clock signal through a Voltage-Controlled Oscillator (VCO). This project proposes a design methodology for a VCO in 28 nm, which is tested with the design of a prototype for an optical communications application within a CDR. This methodology mainly consists of a flowchart that aims to optimally adjust the operating point of the VCO to achieve good performance in every specification. After the design process, a comparison is made with other designs published in the state of the art. This methodology simplifies the designer’s work and could also be automated by an algorithm. By entering the design specifications, the algorithm would perform the process and generate a final design automatically.
dc.description.degreelevel	Pregrado
dc.description.degreename	Ingeniero Electrónico
dc.format.mimetype	application/pdf
dc.identifier.instname	Universidad Industrial de Santander
dc.identifier.reponame	Universidad Industrial de Santander
dc.identifier.repourl	https://noesis.uis.edu.co
dc.identifier.uri	https://noesis.uis.edu.co/handle/20.500.14071/44747
dc.language.iso	eng
dc.publisher	Universidad Industrial de Santander
dc.publisher.faculty	Facultad de Ingeníerias Fisicomecánicas
dc.publisher.program	Ingeniería Electrónica
dc.publisher.school	Escuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones
dc.rights	info:eu-repo/semantics/openAccess
dc.rights.accessrights	info:eu-repo/semantics/openAccess
dc.rights.coar	http://purl.org/coar/access_right/c_abf2
dc.rights.creativecommons	Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
dc.rights.license	Atribución-SinDerivadas 2.5 Colombia (CC BY-ND 2.5 CO)
dc.rights.uri	http://creativecommons.org/licenses/by-nc-nd/4.0/
dc.subject	VCO
dc.subject	Metodologia de diseño
dc.subject	Ruido de fase
dc.subject	Consumo de potencia
dc.subject	Sintonizacion discreta
dc.subject.keyword	VCO
dc.subject.keyword	Design Methodology
dc.subject.keyword	Phase Noise
dc.subject.keyword	Power Consumption
dc.subject.keyword	Discrete Tuning
dc.title	DESIGN METHODOLOGY FOR A VOLTAGE-CONTROLLED OSCILLATOR (VCO) IN A 28 NM CMOS NODE
dc.title.english	DESIGN METHODOLOGY FOR A VOLTAGE-CONTROLLED OSCILLATOR (VCO) IN A 28 NM CMOS NODE
dc.type.coar	http://purl.org/coar/resource_type/c_7a1f
dc.type.hasversion	http://purl.org/coar/version/c_b1a7d7d4d402bcce
dc.type.local	Tesis/Trabajo de grado - Monografía - Pregrado