Development of a cmos 28 nm digital standard cell library

Simple item page
dc.contributor.advisorRoa Fuentes, Elkin Felipe
dc.contributor.advisorGómez Ortiz, Héctor Iván
dc.contributor.authorPérez López, Carlos Andrés
dc.contributor.authorRodríguez Cárdenas, David Uriel
dc.date.accessioned2024-03-03T22:06:47Z
dc.date.available2015
dc.date.available2024-03-03T22:06:47Z
dc.date.created2015
dc.date.issued2015
dc.description.abstractSe desarrolla una librería de celdas estándar con la tecnología del estado-del-arte de 28 nanómetros para ser utilizada en un ambiente académico. Esta librería incluye un conjunto de celdas básicas que representan compuertas lógicas tales como las NOT, NAND y NOR. Cada una de estas compuertas lógicas se presenta en distintos tamaños, múltiplos de configuración más básica presentada. Cada una de estas presentaciones es capaz de manejar un valor distinto de carga. Entre las demás celdas se encuentran tres flip-flops, estos incluyen un flip-flop pass-gate tradicional y dos flip-flops de alta velocidad. Estos dos últimos flip-flops, los cuales son el True Single Phase Clock (TSPC) y el Strong Arm (SA) flip-flop, pueden operar a frecuencias que superan los 11GHz y presentan tiempos de hold y de setup tan bajos como 3.88 pico segundos y 9.35 pico segundos respectivamente. Se realizó la representación de layout para cada una de las celdas, donde cada una cumple con las reglas de diseño de la tecnología CMOS de 28nm y adicionalmente con pautas para el diseño de celdas estándar. Se muestra el consumo en área del layout de los distintos flip-flops para un mejor contraste en cuanto a esta característica. Finalmente, se presenta la síntesis de un circuito PRBS Generator (Pseudo Random Bit Sequence) a manera de ejemplo para un mejor entendimiento del uso de la metodología de celdas estándar y se muestra un esquema del PRBS y el layout del mismo.
dc.description.abstractenglishA Standard Cell library developed in the state of the art CMOS 28 nanometer technology to be used in an academic environment is presented. This library includes a set of basic cells that represent logic gates such as the NOT, NAND and NOR gates. Each one of these logic gates is presented in multiples of its base design, and each version of the gate is capable of handling different amounts of load. The other cells include a traditional pass-gate based and two high speed flip-flops. The last two flip-flops are a True Single Phase Clock and a Strong Arm flip-flop. These high speed flip-flops are able to operate with maximum frequencies over 11GHz and they present hold times as low as 3.88 ps and setup times as low as 9.35 ps. A layout representation was made for each cell in compliance with the design rules of the CMOS 28nm technology in use and the cell's design guidelines as well. The area consumption of the flip-generator is presented as a synthesis example by using standard cells for better layout of the PRBS circuit is shown.
dc.description.degreelevelPregrado
dc.description.degreenameIngeniero Electrónico
dc.format.mimetypeapplication/pdf
dc.identifier.instnameUniversidad Industrial de Santander
dc.identifier.reponameUniversidad Industrial de Santander
dc.identifier.repourlhttps://noesis.uis.edu.co
dc.identifier.urihttps://noesis.uis.edu.co/handle/20.500.14071/32577
dc.language.isospa
dc.publisherUniversidad Industrial de Santander
dc.publisher.facultyFacultad de Ingenierías Fisicomecánicas
dc.publisher.programIngeniería Electrónica
dc.publisher.schoolEscuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones
dc.rightshttp://creativecommons.org/licenses/by/4.0/
dc.rights.accessrightsinfo:eu-repo/semantics/openAccess
dc.rights.creativecommonsAtribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
dc.rights.licenseAttribution-NonCommercial 4.0 International (CC BY-NC 4.0)
dc.rights.urihttp://creativecommons.org/licenses/by-nc/4.0
dc.subject28Nm
dc.subjectCmos
dc.subjectCompuerta Lógica
dc.subjectFlip-Flop
dc.subjectSíntesis
dc.subjectAsic
dc.subjectCelda Estándar.
dc.subject.keyword28Nm
dc.subject.keywordCmos
dc.subject.keywordLogical Gate
dc.subject.keywordFlip-Flop
dc.subject.keywordSynthesis
dc.subject.keywordAsic
dc.subject.keywordStandard Cell.
dc.titleDevelopment of a cmos 28 nm digital standard cell library
dc.title.englishDevelopment of a cmos 28 nm digital standard cell library
dc.type.coarhttp://purl.org/coar/version/c_b1a7d7d4d402bcce
dc.type.hasversionhttp://purl.org/coar/resource_type/c_7a1f
dc.type.localTesis/Trabajo de grado - Monografía - Pregrado
Files
Original bundle
Now showing 1 - 3 of 3
No Thumbnail Available
Name:
Carta de autorización.pdf
Size:
315.09 KB
Format:
Adobe Portable Document Format
Download
No Thumbnail Available
Name:
Documento.pdf
Size:
1.27 MB
Format:
Adobe Portable Document Format
Download
No Thumbnail Available
Name:
Nota de proyecto.pdf
Size:
281.76 KB
Format:
Adobe Portable Document Format
Download
Collections
Ingeniería Electrónica