Design of Analog to Digital Converter (ADC) in a 28 nm CMOS Process

Angarita Pérez, Jorge Eduardo; Orcasitas García, Nicolás

Design of Analog to Digital Converter (ADC) in a 28 nm CMOS Process

dc.contributor.advisor	Amaya Palacio, Jose Alejandro
dc.contributor.advisor	Hernández Herrera, Hugo Daniel
dc.contributor.author	Angarita Pérez, Jorge Eduardo
dc.contributor.author	Orcasitas García, Nicolás
dc.contributor.evaluator	Ardila Ochoa, Javier Ferney
dc.contributor.evaluator	Caballero Barajas, Eduardo
dc.date.accessioned	2024-05-22T17:48:05Z
dc.date.available	2024-05-22T17:48:05Z
dc.date.created	2024-05-22
dc.date.embargoEnd	2024-11-22
dc.date.issued	2024-05-22
dc.description.abstract	El grupo de investigación Onchip de la Universidad Industrial de Santander (UIS) ha diseñado en los últimos cinco años tres generaciones diferentes de sistemas en chip (SoC) en un proceso CMOS de 180 nm. Recientemente, se ha empezado el desarrollo de una nueva familia de microcontroladores, la cual se implementará en un nodo tecnológico de 28 nm. Esto cambio trae consigo nuevos desafíos en la implementación de los diferentes bloques constitutivos de este sistema, que se ven reflejados en las especificaciones del circuito, en la metodología de diseño, y el conexionado (layout) de los mismos. En este trabajo se trabaja con un conversor analógico a digital (ADC), que como su nombre lo indica, es un componente fundamental para la comunicación entre el mundo exterior (señales analógicas) y el sistema integrado (información digital). Debido a lo anterior, para el diseño de este circuito se priorizaron las métricas asociadas a la velocidad de operación, a la precisión de la información transmitida, la linealidad y al consumo, siendo estas respectivamente la frecuencia de muestreo, la cantidad efectiva de bits (ENOB), no-linealidad integral (INL) y diferencial (DNL), además de la potencia promedio. Finalmente, el diseño propuesto es validado mediante el monitoreo de las especificaciones a través de simulaciones de corners de proceso, voltaje de alimentación y temperatura (PVT), de variaciones estadísticas utilizando el método de Monte Carlo y de efectos parásitos post-layout.
dc.description.abstractenglish	The Onchip research group at the Industrial University of Santander (UIS) has designed three different generations of System-on-Chip (SoC) over the last five years in a 180 nm CMOS process. Recently, the development of a new family of microcontrollers has started, to be implemented in a 28 nm technological node. This change brings along new challenges in implementing the various constituent blocks of this system, which are reflected in the circuit specifications, design methodology, and their layout. This work involves working with an analog-to-digital converter (ADC), which, as its name suggests, is a fundamental component for communication between the outside world (analog signals) and the integrated system (digital information). Due to this, the design of this circuit prioritized metrics associated with operating speed, accuracy of transmitted information, linearity, and consumption, respectively: sampling frequency, effective number of bits (ENOB), integral and differential non-linearity (INL and DNL), as well as average power. Finally, the proposed design is validated by monitoring the specifications through simulations of corner process variations, power supply voltage, and temperature (PVT), statistical alterations usign the Monte Carlo method, and post-layout parasitic effects.
dc.description.degreelevel	Pregrado
dc.description.degreename	Ingeniero Electrónico
dc.format.mimetype	application/pdf
dc.identifier.instname	Universidad Industrial de Santander
dc.identifier.reponame	Universidad Industrial de Santander
dc.identifier.repourl	https://noesis.uis.edu.co
dc.identifier.uri	https://noesis.uis.edu.co/handle/20.500.14071/42567
dc.language.iso	eng
dc.publisher	Universidad Industrial de Santander
dc.publisher.faculty	Facultad de Ingeníerias Fisicomecánicas
dc.publisher.program	Ingeniería Electrónica
dc.publisher.school	Escuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones
dc.rights	info:eu-repo/semantics/embargoedAccess
dc.rights.accessrights	info:eu-repo/semantics/openAccess
dc.rights.coar	http://purl.org/coar/access_right/c_f1cf
dc.rights.creativecommons	Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
dc.rights.license	Atribución-NoComercial-SinDerivadas 2.5 Colombia (CC BY-NC-ND 2.5 CO)
dc.rights.uri	http://creativecommons.org/licenses/by-nc-nd/4.0/
dc.subject	ADC
dc.subject	SAR
dc.subject	ENOB
dc.subject	SINAD
dc.subject	Conmutación monótona
dc.subject.keyword	ADC
dc.subject.keyword	SAR
dc.subject.keyword	ENOB
dc.subject.keyword	SINAD
dc.subject.keyword	Monotonic Switching
dc.title	Design of Analog to Digital Converter (ADC) in a 28 nm CMOS Process
dc.title.english	Design of Analog to Digital Converter (ADC) in a 28 nm CMOS Process
dc.type.coar	http://purl.org/coar/resource_type/c_7a1f
dc.type.hasversion	http://purl.org/coar/version/c_b1a7d7d4d402bcce
dc.type.local	Tesis/Trabajo de grado - Monografía - Pregrado