DESIGN OF A 28NM CMOS CTLE FOR HIGH-SPEED SERDES INTERFACES

Abstract

Este proyecto tiene como objetivo diseñar un ecualizador de tiempo continuo (CTLE), capaz de compensar las pérdidas de un canal para interfaces SerDes de alta velocidad en un proceso CMOS de 28 nm. El CTLE estípicamente utilizado en receptores de datos, específicamente en el analog front-end (AFE), cuyo propósito es recuperar la integridad de la señal degradada por el canal. El diseño propuesto busca generar una respuesta en frecuencia tal que la función de transferencia del CTLE actúe como la inversa de la función de transferencia del canal, el cual se comporta como un filtro pasa-bajos. De esta manera, se logra una banda de respuesta plana gracias a la combinación de ambas funciones de transferencia, siendo el CTLE responsable de amplificar los componentes de alta frecuencia. El ancho de banda de esta función de transferencia estará determinado por la frecuencia de Nyquist, la cual, dependiendo de la modulación empleada en el sistema de comunicación, será definida por la tasa de datos. La ecualización proporcionada por el CTLE es esencial para asegurar una recuperación precisa de los datos en las etapas posteriores del sistema. Como aporte innovador, este trabajo implementa una nueva técnica de expansión en el diseño del CTLE, la cual no se encontraba reportada en el estado del arte. Alcanzando asi una figura de mérito (FoM) competitiva en comparación con otros diseños de referencia.