Publicación:

Study of electromigration and ir-drop effects for chip reliability

Resumen

Una metodología para analizar los efectos generados por la Electromigración (EM) y el IR-drop en tecnología CMOS 130nm TSMC se llevó a cabo en este trabajo. La metodología implementada evita el sobredimensionamiento de la vista layout en los circuitos diseñados y reduce el tiempo de trabajo utilizado para arreglar sus defectos. Circuitos analógicos, digitales y de señal mezclada fueron analizados mostrando en el layout las estructuras del circuito donde los defectos por EM y IR-drop son críticos. Entre las soluciones más comunes utilizadas en este trabajo para solucionar los defectos encontrados en la vista layout de los circuitos analizados están. La modificación de la geometría de las interconexiones con niveles de densidad de corriente superiores a los permitidos por el Foundry; La reducción en las tensiones de alimentación para evitar niveles elevados de densidad de corriente sacrificando rendimiento del circuito y la reducción en la frecuencia de operación de los circuitos electrónicos que no permiten modificar la geometría de las interconexiones por falta de espacio libre y/o por incumplimiento de las reglas de diseño. Los resultados presentados indican que la metodología implementada es muy eficiente detectando los cuellos de botella con defectos, garantizando la integridad eléctrica del chip producido durante largo tiempo de operación y un amplio uso.