Design of Energy-Efficient Voltage Comparators for a System-on-Chip Using a CMOS Technology Node of 28nm
No Thumbnail Available
Date
2024-05-15
Journal Title
Journal ISSN
Volume Title
Publisher
Universidad Industrial de Santander
Abstract
En respuesta a los recientes avances tecnológicos que exigen sistemas en chip (SoC) más pequeños y rápidos para cumplir con las necesidades computacionales, minimizando el consumo energético, el grupo de investigación en microelectrónica OnChip tomó la iniciativa de desarrollar un nuevo microcontrolador de baja potencia utilizando una tecnología CMOS de 28 nm, dentro del cual, uno de los bloques es el centro de este proyecto, el cual se basa en diseñar dos comparadores energéticamente eficientes: un comparador estático (tiempo continuo) y un comparador dinámico (con reloj).
Diferentes retos surgen durante el diseño debido a las restricciones en el consumo de corriente, el tiempo de respuesta y el offset referido a la entrada. De la misma forma, la tecnología de 28nm también presenta un conjunto de retos que implican pronunciadas variaciones e inconsistencias en el rendimiento de los dispositivos después de la fabricación, causado por las reducidas dimensiones físicas, como lo son, la corriente de fuga (leakage), desigualdades entre transistores, y elementos parásitos.
Este trabajo detalla el funcionamiento de los comparadores y las decisiones de diseño consideradas para entender el diseño final, el cual es presentado como esquemático y layout.
Por último, este diseño se valida mediante simulación, que incluye extremos estadísticos de proceso, tensión y temperatura (PVT), así como variaciones de Monte Carlo de parámetros y la extracción de efectos parásitos (resistencias y capacitancias) post-layout.
Description
Keywords
Comparadores, Offset, Latch, Histeresis, Efectos de Retroalimentación