Publicación:

Design of Analog to Digital Converter (ADC) in a 28 nm CMOS Process

Resumen

El grupo de investigación Onchip de la Universidad Industrial de Santander (UIS) ha diseñado en los últimos cinco años tres generaciones diferentes de sistemas en chip (SoC) en un proceso CMOS de 180 nm. Recientemente, se ha empezado el desarrollo de una nueva familia de microcontroladores, la cual se implementará en un nodo tecnológico de 28 nm. Esto cambio trae consigo nuevos desafíos en la implementación de los diferentes bloques constitutivos de este sistema, que se ven reflejados en las especificaciones del circuito, en la metodología de diseño, y el conexionado (layout) de los mismos. En este trabajo se trabaja con un conversor analógico a digital (ADC), que como su nombre lo indica, es un componente fundamental para la comunicación entre el mundo exterior (señales analógicas) y el sistema integrado (información digital). Debido a lo anterior, para el diseño de este circuito se priorizaron las métricas asociadas a la velocidad de operación, a la precisión de la información transmitida, la linealidad y al consumo, siendo estas respectivamente la frecuencia de muestreo, la cantidad efectiva de bits (ENOB), no-linealidad integral (INL) y diferencial (DNL), además de la potencia promedio. Finalmente, el diseño propuesto es validado mediante el monitoreo de las especificaciones a través de simulaciones de corners de proceso, voltaje de alimentación y temperatura (PVT), de variaciones estadísticas utilizando el método de Monte Carlo y de efectos parásitos post-layout.