A scalable system bus for low-end performance soc
No Thumbnail Available
Date
2020
Authors
Advisors
Evaluators
Journal Title
Journal ISSN
Volume Title
Publisher
Universidad Industrial de Santander
Abstract
Hoy en día, un SoC integra una gran cantidad de módulos dentro de un único circuito integrado,
por lo cual es necesario implementar un sistema de comunicaci ón robusto para comunicar
cada componente del chip. Los buses son una soluci ón conveniente para la conexi ón entre los
módulos, arbitrar la comunicaci ón y controlar el tiempo en el que se transfiere la información a
lo largo del SoC. Aunque el bus es un componente esencial en las aplicaciones de SoC, Hay
una falta de literatura que especifique problemas relacionados a este tema. Este trabajo destaca
los problemas de tiempo, medido en ciclos de reloj, relacionados con la comunicaci ón ineficiente
entre un maestro y un perif ´ erico en propuestas de buses est ándar. Este trabajo presenta un protocolo
de bus alternativo que permite la comunicaci ón directa entre maestros y esclavos vinculados
al dominio de bus de perif ´ ericos y de sistema, en aplicaciones de bajo consumo de energía.
Como resultado de implementar el bus propuesto dentro de un SoC, se presenta una reducción
de 5 veces el número de ciclos gastados para realizar transacciones m´ ultiples en comparaci ón
con otras propuestas como TileLink y AHB-Lite / APB.
Description
Keywords
Bus, Sistemas en chip, Bus de sistema, Comunicación
dentro del bus.