Ingeniería Electrónica
Permanent URI for this collection
Browse
Browsing Ingeniería Electrónica by browse.metadata.evaluator "Ardila Ochoa, Javier Ferney"
Now showing 1 - 5 of 5
Results Per Page
Sort Options
Item Cuantización de parámetros con A-Connect(Universidad Industrial de Santander, 2022-04-01) Centeno Ochoa, Andrés Felipe; Hernández Ríos, Luis Alejandro; Roa Fuentes, Elkim Felipe; Ardila Ochoa, Javier Ferney; Moya Baquero, Juan SebastiánLos algoritmos de aprendizaje profundo logran una alta precisión de clasificación a expensas de un costo de cálculo significativo: los resultados se obtienen utilizando grandes conjuntos de entrenamiento y modelos grandes. Una red neuronal muy profunda normalmente involucra muchas capas con millones de parámetros, lo que hace que el almacenamiento del modelo de red sea extremadamente grande. Esto prohíbe el uso de redes neuronales profundas en hardware con recursos limitados, especialmente teléfonos móviles u otros dispositivos integrados. A-Connect es una metodología de entrenamiento estadístico de redes neuronales que mejora la resiliencia de las redes neuronales analógicas frente a la variabilidad estocástica. Esta metodología también demostró funcionar para la cuantificación de parámetros cuando se usa para pesos binarios. Ya se desarrolló una biblioteca A-Connect en un proyecto anterior de pregrado usando API existentes como Keras y TensorFlow. En este documento, presentamos una extensión de la biblioteca A-Connect para que pueda implementarse para diferentes niveles de cuantificación de parámetros, lo que permite la utilización de la metodología para la cuantificación en aplicaciones de mayor precisión en hardware con recursos limitados. Mostramos los resultados para la biblioteca desarrollada usando una red neuronal Fully-connected y algunas arquitecturas más comunes de Red Neural Convolucional (CNN). Trabajamos con los conjuntos de datos MNIST y CIFAR-10. Además, presentamos una implementación de FPGA con pesos y sesgos binarios utilizando A-Connect.Item Design of Analog to Digital Converter (ADC) in a 28 nm CMOS Process(Universidad Industrial de Santander, 2024-05-22) Angarita Pérez, Jorge Eduardo; Orcasitas García, Nicolás; Amaya Palacio, Jose Alejandro; Hernández Herrera, Hugo Daniel; Ardila Ochoa, Javier Ferney; Caballero Barajas, EduardoEl grupo de investigación Onchip de la Universidad Industrial de Santander (UIS) ha diseñado en los últimos cinco años tres generaciones diferentes de sistemas en chip (SoC) en un proceso CMOS de 180 nm. Recientemente, se ha empezado el desarrollo de una nueva familia de microcontroladores, la cual se implementará en un nodo tecnológico de 28 nm. Esto cambio trae consigo nuevos desafíos en la implementación de los diferentes bloques constitutivos de este sistema, que se ven reflejados en las especificaciones del circuito, en la metodología de diseño, y el conexionado (layout) de los mismos. En este trabajo se trabaja con un conversor analógico a digital (ADC), que como su nombre lo indica, es un componente fundamental para la comunicación entre el mundo exterior (señales analógicas) y el sistema integrado (información digital). Debido a lo anterior, para el diseño de este circuito se priorizaron las métricas asociadas a la velocidad de operación, a la precisión de la información transmitida, la linealidad y al consumo, siendo estas respectivamente la frecuencia de muestreo, la cantidad efectiva de bits (ENOB), no-linealidad integral (INL) y diferencial (DNL), además de la potencia promedio. Finalmente, el diseño propuesto es validado mediante el monitoreo de las especificaciones a través de simulaciones de corners de proceso, voltaje de alimentación y temperatura (PVT), de variaciones estadísticas utilizando el método de Monte Carlo y de efectos parásitos post-layout.Item Implementation and analysis of the post-quantum algorithm NTRU Prime on an FPGA(Universidad Industrial de Santander, 2023-11-02) Marín Mojica, Josue Kaleb; Salamanca Becerra, William Alexander; Fajardo Ariza, Carlos Augusto; Garcia Arenas, Hans Yecid; Ardila Ochoa, Javier FerneyAsí como la tecnología avanza a un paso rápido, también lo hace la necesidad de mantener comunicaciones seguras. Los computadores actuales tienen una defensa eficiente contra ataques cibernéticos gracias a los algoritmos criptográficos, pero, el riesgo a la seguridad de los datos es cada vez más fuerte, especialmente en la era de los computadores cuánticos los métodos de encriptación actuales están en riesgo de ser comprometidos. Por lo tanto, últimamente se ha visto la necesidad de revisar nuevos algoritmos capaces de soportar ataques de este estilo. A estos se les da el nombre de algoritmos post-cuánticos. Teniendo en cuenta lo anterior, debido a que los computadores cuánticos representan un posible problema de seguridad, los algoritmos post-cuánticos han ganado bastante interés en los últimos años, tanto así que National Institute of Standards and Technology (NIST) de Estados Unidos creó un concurso con el fin de estandarizarlos. Este concurso cuenta con tres fases ya realizadas, actualmente entrando a la cuarta, y entre los finalistas de la fase tres se encontró NTRU PRIME, siendo este, el algoritmo a estudiar e implementar en el marco de este proyecto. NTRU PRIME es una derivación de un algoritmo post-cuántico llamado NTRU; ambos están basados en anillos algebraicos, siendo la principal diferencia, como el nombre lo dice, que NTRU PRIME se asegura de usar números primos para la mayor parte de sus parámetros. Este algoritmo fue inicialmente propuesto en 2016 y se vio como una buena alternativa a NTRU debido a la reducción del campo de ataque que tiene a comparación con su original. Con lo anterior en mente, con la amenaza constante de la computación cuántica es más importante que nunca seguir investigando algoritmos post-cuanticos, la seguridad de nuestros datos es más importante en esta nueva era y la implementación de estos algoritmos es un paso en la dirección correcta para asegurarse de la seguridad y confiabilidad de nuestra información teniendo al frente al campo de la computación cuántica avanzando a paso rápido. Por esto en este proyecto se estudiará el comportamiento de NTRU PRIME en una FPGA para poder ayudar al entendimiento de este algoritmo y, a su vez, revisar que tan útil seria en una implementación de este estilo a comparación con otras ya realizadas anteriormenteItem INTERFAZ HARDWARE DE COMUNICACIÓN ENTRE LA ELECTRÓNICA PRINCIPAL DE UNA CÁMARA HIPERESPECTRAL BASADA EN FPGA Y LA COMPUTADORA PRINCIPAL DE UN SATÉLITE CUBESAT 3U DE LA MISIÓN ESPACIAL LEOPAR(Universidad Industrial de Santander, 2024-05-18) Palencia Solano, Francisco Valentino; Arciniegas Arbelaéz, Daniel Felipe; Rodríguez Ferreira, Julian Gustavo; Rojas Rodríguez, Leandro Sebasthyan; Salgado Meza, Pedro Andrés; Abreo Carrillo, Sergio Alberto; Ardila Ochoa, Javier FerneyEl proyecto de grado actual presenta los avances en el desarrollo del subsistema electrónico de la carga útil de un Cubesat 3U, que consiste en una cámara hiperespectral, en el marco de la misión satelital LEOPAR. En este sentido, se investigó y desarrolló un prototipo que permite la comunicación bidireccional de datos científicos y de telemetría. Para lograrlo, se empleó una FPGA KINTEX - 7 como el computador del instrumento, encargada de coordinar las tareas según las órdenes del computador del satélite (OBC), las cuales forman parte de un procesador de propósito específico diseñado digitalmente para cumplir con los objetivos de la misión. Con base en lo anterior, se crearon módulos de comunicación destinados al mantenimiento y la interacción con el computador del satélite. Además, se identificó la necesidad de diseñar los circuitos impresos requeridos para establecer esta comunicación bidireccional utilizando los protocolos SPI e I2C, esenciales entre componentes y dispositivos. Vale la pena destacar que el desarrollo se adhirió al estándar Cubesat, empleado en las misiones satelitales dirigidas por la NASA. Además de su relevancia tecnológica, este proyecto resalta la importancia de estas tecnologías para la detección de áreas deforestadas en nuestro país.Item Solución de Ecuaciones y Sistemas de Ecuaciones no Lineales por medio del Calculo Fraccionario y Algoritmos Heurísticos(Universidad Industrial de Santander, 2024-11-07) Rincón Santana, Andrés Camilo; Rojas Hernández, Daniel Gustavo; Cardona Erazo, Juán Manuel; Correa Cely, Carlos Rodrigo; Ardila Ochoa, Javier Ferney; Lamos Diaz, HenryEl tema central de la investigación es la integración del cálculo fraccionario (CF) con el algoritmo de Optimización por Enjambre de Partículas (PSO), con el objetivo de abordar problemas de optimización complejos. La innovación radica en la implementación del CF en el PSO para mejorar su capacidad de búsqueda y precisión en la optimización de funciones objetivo. El CF ofrece una perspectiva poderosa para modelar fenómenos complejos y capturar características no lineales en las funciones objetivo, mientras que el PSO es efectivo en la optimización de funciones no lineales, pero su rendimiento puede mejorarse mediante la adaptación de la velocidad de las partículas utilizando operadores fraccionarios. En este proyecto se implementa el CF para definir una nueva expresión para la velocidad de las partículas en el PSO, permitiendo una exploración más eficiente del espacio de soluciones y teniendo en cuenta velocidades del pasado que proporcionan más información para futuras generaciones. El PSO fraccionario resultante combina la capacidad de exploración global del PSO estándar con la flexibilidad y adaptabilidad del CF. Al emplear la velocidad fraccionaria de las partículas, el PSO fraccionario puede navegar de manera más eficiente en paisajes de búsqueda complejos, superando las limitaciones de convergencia prematura y ayudando a encontrar soluciones óptimas o cercanas al óptimo en un tiempo razonable.